Ep.1295 TSMC、次世代AIチップ向けパッケージング技術「CoPoS」を2028年に量産へ（2026年6月18日配信）

タイトルTSMC、次世代AIチップ向けパッケージング技術「CoPoS」を2028年に量産へこのエピソードで登場するキーワードを説明します。TSMC: 台湾に本社を置く世界最大の半導体受託製造企業。最先端AIチップの製造において圧倒的なシェアと技術力を誇る。CoPoS (Chip-on-Panel-on-Substrate): TSMCが開発を進めている次世代パッケージング技術。ガラスコア基板を採用し、従来のサイズ制限を打破する。CPO (Co-Packaged Optics): 光学素子をプロセッサと同じパッケージ内に統合する技術。消費電力の大幅な削減とデータ転送速度の向上を実現する。NVIDIA Feynman: NVIDIAが開発中の次世代AIチップ。CoPoS技術の最初期の採用プロダクトになると予測されている。それでは解説に入ります。台湾の半導体受託製造最大手であるTSMCが、次世代の先進的パッケージング技術「CoPoS」の量産を2028年後半に開始する見通しであることが、2026年6月10日に公開された天風国際証券の著名アナリスト、ミンチー・クオ氏の報告により明らかになりました。現在、AIチップの製造において主流となっているパッケージング技術「CoWoS」は、シリコンインターポーザーのサイズ制限により、パッケージのさらなる大型化が物理的な限界に直面しつつあります。これに対し、新技術であるCoPoSは、インターポーザーを使用せず、ABF（味の素ビルドアップフィルム）層の間にガラスコアを挟み込んだ基板構造を採用しています。このアプローチにより、従来のマスクサイズの9.5倍を超える超大型パッケージの製造を、より低いコストで実現できるようになります。この技術革新の背景には、データセンターにおけるAI処理の需要急増と、それに伴う演算チップの巨大化があります。CoPoSが提供する広大なパネル基板と実装スペースは、光通信部品をチップの極めて近くに実装するCPO技術との統合に最適な環境を提供します。生成AIの普及によりデータセンターにおける消費電力の削減と通信の広帯域化が急務となる中、CoPoSとCPOの組み合わせは、次世代ハイエンドAIパッケージングの完全なソリューションになると業界内で高い期待を集めています。市場の動向に目を向けると、この次世代技術の最初期の採用企業はAI半導体市場を牽引するNVIDIAになると予測されており、開発が進められている次世代AIチップ「Feynman」への導入が有力視されています。競合他社の動向としては、Intelが自社のパッケージング技術「EMIB-T」の開発を進めており、Samsungもシリコンフォトニクスの基盤技術や熱圧着ボンディングといった独自のアプローチで2028年頃の量産開始を目指して猛追しています。しかし、TSMCは製造歩留まりの高さと光インターコネクト技術「COUPE」によるエコシステム構築ですでに先行しています。2028年に向けたCoPoSの投入によって、TSMCは最先端AIチップ市場における独占的な地位と技術的優位性をさらに強固なものにする戦略です。今回のエピソードは以上で終了です。また次回お会いしましょう。